|
前言： 另外，我懒，能用图说明的，尽量少废话，照例，有问题留言，哈哈。 1. 什么是单端信号？ 如下图，信号连线是单根信号走线，其回流路径是参考GND平面。
如下图：信号传输是通过V+ 和 V- 两根振幅相等，相位相反的差分信号来传输的，信号的回流路径，既有差分线对之间的耦合，也有差分信号参考的GND平面。SerDes（Serializer/Deserializer）是一种用于高速数据传输的关键技术，通过将并行数据转换为串行差分信号进行传输，再在接收端将串行差分数据还原为并行数据进行处理。SerDes信号的核心技术包括 时钟数据恢复CDR，发送端的预加重/去加重，接收端的均衡技术，保证信号完整性及同步。预加重(Pre-emphasis)：信号传输线表现出来的是低通滤波特性，传输过程中信号的高频成分衰减大，低频成分衰减少。预加重技术的思想就是在传输线的始端增强信号的高频成分，以补偿高频分量在传输过程中的过大衰减。我们知道，信号频率的高低主要是由信号电平变化的速度决定的，所以信号的高频分量主要出现在信号的上升沿和下降沿处，预加重技术就是增强信号上升沿和下降沿处的幅度。预加重可以减少信号在传输链路中的失真，提高信号的眼高，从而减少抖动。去加重(De-emphasis)：去加重是保持信号上升沿和下降沿处的幅度不变，其他地方信号减弱，这样做使得补偿后的信号摆幅比预加重补偿后的信号摆幅小，眼图高度低，功耗小，EMC辐射小。前面介绍的预加重和去加重能很好的补偿信号在传输过程中的损耗，改善信号质量，但是预加重和去加重技术也存在一些缺陷，比如当线路上存在串扰时，预加重和去加重会将高频串扰分量放大，增大串扰的危害。为了弥补预加重和去加重技术的缺陷，后来就出现了均衡技术。跟预加重和去加重不同，均衡技术在信号的接收端使用，它的特性相当于一个高通滤波器。其原理如下：预加重/去加重寄存器配置，可以依据下面公式计算估算值，然后依据眼图测量结果设置最终值。预加重配置值=PCB材料单位长度的insertion loss x 走线长度算力服务器城际之间的信息交互需要依托SDH传输网，所以下图示意一下SDH的帧结构，方便大家理解信息是怎么传送的。SDH帧结构中，帧头结构主要由 帧定位字节 和 段开销（SOH） 组成，其中SOH又进一步分为 再生段开销（RSOH） 和 复用段开销（MSOH）。 帧定位字节是SDH帧的起始标识，用于同步接收端设备的数据处理流程。OSI七层模型为网络的标准层次划分， 对应以太网，则为TCP/IP 五层模型。应用层是为操作系统或网络应用程序提供访问网络服务的接口。应用层数据传输的基本单位是报文，对应的主要协议有： HTTP协议：Hyper Text Transfer Protocol，超文本传输协议传输层负责将上层数据分段并提供连接管理，差错检测和流量控制；建立无连接或者面向连接的通信。TCP: Transmission Control Protocol，提供面向连接服务的协议UDP：User Datagram Protocol，提供无连接服务的协议。网络层负责对子网间的数据包进行路由选择，此外，网络层还可以实现拥塞控制、网际互连等功能；基本数据单位为IP数据包；IP协议：Internet Protocol，因特网互联协议;ICMP协议：Internet Control Message Protocol，因特网控制报文协议;ARP协议：Address Resolution Protocol，地址解析协议;RARP协议：Reverse Address Resolution Protocol，逆地址解析协议。数据链路层主要负责将IP数据包封装成帧，并进行流量控制，数据检错，重发等，为网络层提供可靠的数据传输，其基本单位为帧。物理层是传输数据的物理媒体，以太网电口传输介质为网线， 以太网光口传输介质为光纤。10G BASE-KR 以太网模型图解（支持自协商和FEC功能）：【 PCIE协议上一篇有讲，其他协议以后再说 ：） 】
12. LVDS LVDS: Low Voltage Differential Signaling 低电压差分信号 LVDS的发送与接收的基本结构如下图所示： 它使用两根线（即差分信号线）来传输一个信号，并且使用恒流源（Current Source）驱动，即电流驱动型。 LVPECK: Low voltage positive emitter coupled logic, 低压正发射极耦合逻辑是一种差分逻辑电平标准，主要用于高速数据传输，具有低功耗和高抗干扰能力，可以支持10Gbps 的工作速率。CML是一种用于高速数据接口的电平标准，特别适用于高频段工作的场合。CML电平的主要特点是接口简单、高速，并且由于信号摆幅较小，因此功耗也相对较低。CML信号的单端输入阻抗为50Ω，差分输入阻抗为100Ω。CML与CML之间的连接可以是直流耦合方式，当收发两端的器件使用相同的电源时，不需要加任何器件。如果CML收发两端器件采用不同电源，通常需要考虑交流耦合。
CML电平适用于信号速率在3.125到12.5Gb/s之间，常见的信号摆幅为400到900mV，而差分输入信号摆幅为100到900mV。
15. HCSL 电平 HCSL：高速电流控制逻辑（High-speed Current Steering Logic）， 用于PCIe2.0电气规范中定义对RefClk时钟所定义的标准； PCIe时钟采用HCSL这个电平标准使RC（CPU）侧与EP（子卡）侧时钟， 在不同生产厂家之间能够保持电平兼容。 END.
|