微精选

遇到好的东西真的会激动，我昨天看了一个 ADI 的family ADC，印象太深刻了：

我的天，20bit SAR 8Ch，真同步（当然这是最好的），还有降额的产品。

甚至电源都内置了，反正就是另外一种的集成方案。

这个没有链路延迟是专门给 ATE 设计的，因为测试芯片的时候要快，不要有延迟。

专利动态算法

“Seamless High Dynamic Range (SHDR)” 技术让每个采样周期自动选择最佳增益档：

对大信号：自动使用低增益防止饱和；

对小信号：自动使用高增益降低量化噪声；

确保线性度不受影响（保持 ppm-级 INL）；结合 24-bit 数字平均可获得更高 SNR 与 DR（OSR=1024 时 DR 可增加 27 dB）。

在以前，多通道是要自己一个个的配置的，比如我之前的 AD7771

你看，范围非常的广泛，如果不是自动的，你需要有切换，判断，生效这些，现在 ADI 直接可以自动切换了。

它本质上是“逐样本、逐通道的自适应模拟增益”，让小信号得到更低的输入等效噪声，大信号又不失真饱和，从而在不牺牲线性度的前提下把单次采样的动态范围做上去。数据手册在 Theory of Operation → Seamless High Dynamic Range 段落对其机理有直接描述。

SHDR 关闭时（固定增益）：每个通道的 SoftSpan 量程决定一个固定的内部模拟增益，所有样本都用这一个增益；为了不饱和，只能把增益定得足够低，于是小信号的输入等效噪声偏大。

SHDR 开启时（自适应增益）：芯片会按每个样本的实际差分电平大小动态调整内部模拟增益：接近满量程的样本：用与“SHDR 关闭”相同的低增益，确保不饱和；低幅度样本：自动抬高增益，从而把输入折合噪声（input-referred noise）压低，直接体现在单次采样的 SNR / DR 提升。

手册强调：线性度不受影响（保持 ppm 级 INL），这点在规格表中也是以 SHDR 开启条件给出的 INL 保证。

可以把它理解为“在不改变所选 SoftSpan 量程的前提下，按样本幅度自选最佳前端增益，并保证转换结果对用户仍然是同一标定的20位码值表示”。

噪声与动态范围

(a) 近零点的输入等效噪声（Transition Noise）： 在最大量程（±40 V/0–40 V）下，SHDR 关闭时近零点的等效噪声可达 461 µV_RMS，而 开启后约 73 µV_RMS，是数量级的下降；更低量程同理依 SoftSpan 不同而变化（25 V：287 µV → 73 µV；20 V：241 µV → 73 µV；…）。

(b) 单次采样动态范围 DR： 例如 ±40 V 量程，SHDR 开/关的 DR 典型值分别为 111.4 dB / 95.8 dB；其他量程也有类似提升；并且若再叠加数字过采样平均（OSR），DR 还能在基线值上进一步提升：OSR=2：+3 dB；OSR=32：+15 dB；OSR=1024：+27 dB。ad4858

与 SoftSpan 的关系

SoftSpan 决定“允许的满量程”（例如 ±40 V / ±25 V / …），同时也决定了SHDR 的工作“顶盖”：当样本幅值接近 SoftSpan 上限时，SHDR 退回到与“关闭”相同的低增益；当样本幅值低于上限较多时，SHDR 才会增益抬升以降噪。

每通道 SoftSpan 可独立配置，寄存器地址列在表中（CH0_SOFTSPAN=0x2A，…）。

SHDR 的核心目标：在单次采样中自适应优化动态范围

普通高分辨率 ADC 的动态范围（DR）往往受到满量程设定与输入噪声密度的矛盾限制：

若满量程 ±40 V → 噪声大，SNR≈95 dB；

若满量程 ±2.5 V → 噪声小，SNR≈87 dB，但可测范围窄。

而 AD4858 的 SHDR 技术的突破点在于：

“每个样本在进入模数转换器之前，模拟前端缓冲器会根据该样本的瞬时幅度自动调整内部增益，使之恰好利用 ADC 内核的满量程。”

换句话说，它让 小信号在硬件层面自动放大、而大信号保持原样，在不丢失线性度的前提下实现“等效浮点化”的输入。

内部结构推测（结合特征与时序）

根据手册中的特征描述和时序指标，可推导内部架构如下：

INx+ / INx− → 宽带差分缓冲 (11 MHz) → 自动增益控制放大器 (AGC)→ SAR ADC Core (20 bit) → 数字校准/线性化 → 输出结果

缓冲器带宽 11 MHz、建立时间 < 300 ns，是能在 1 MSPS 下对每个样本完成增益决策的关键；自动增益部分通过比较输入与参考电平的比例，在每个采样周期（1 µs）内完成增益选择；增益调整是“瞬时切换式”，而非线性放大；每个样本独立应用，因此不会引入时间相关失真；这也是为何 ADI 称它为 “Seamless”：

增益切换是无缝的、无跳变失真，也不会出现片上增益段切换的线性误差。

从噪声角度看 SHDR 的提升机制

假设 ADC 内核在满量程 ±10 V 时的输入等效噪声为 。

若输入信号只有 ±1 V，大量程下的噪声功率与信号功率之比显著下降，SNR 变差；如果 SHDR 自动切换为更高内部增益，使得 ±1 V 对应满量程输入，则等效噪声密度被放大  倍后除以 ADC 码宽，使得输入等效噪声降低 。

在 AD4858 的典型数据中：

这相当于噪声降低了约 15.5 dB（约 6.3× 差异）。

理论建模

可建立如下的等效模型：

1. 设输入信号瞬时幅值为 ，SoftSpan 满量程为 。
2. 内部自动增益函数定义为：

其中  由稳定性与噪声优化决定。

3. 对每个样本，ADC 内核看到的有效输入为：

1. 对应输入等效噪声密度为：

于是，低幅信号的噪声密度随幅度下降而显著减小，SNR 曲线会在中低电平段急剧上升，在接近满量程时回落。

这对应 ADI 手册图 18（“Input-Referred Noise vs Differential Input Voltage”）中的特征形状。

与 OSR（数字平均）的叠加效果

SHDR 提升的是单样本的瞬时动态范围，而 Oversampling (OSR) 提升的是平均后的统计动态范围。

手册给出经验规律：

→ 若在 ±40 V 量程下 SHDR 开启的 DR 为 111 dB，叠加 OSR = 1024 时理论可达 ≈ 138 dB，这已接近 23–24 bit 有效位。

SHDR 自动增益行为仿真结果

（不要深究数据的有效性，因为这是系统级的仿真，数据都是从手册中来）

图 1：自动增益曲线 

横轴为输入幅度 |Vin|（从毫伏级到满量程 ±40 V）；

纵轴为内部自适应增益，可见：当信号幅度很小（<1 V）时，内部增益上升至 ，以放大弱信号、降低输入等效噪声；随着 |Vin| 接近满量程，增益逐步降低至 1（即固定增益模式）→ 这正是 SHDR 的核心：自动压缩输入动态范围，扩展输出动态范围。

图 2：瞬时 SNR vs 输入幅度

蓝线：SHDR 开启；

橙线：SHDR 关闭。

可以看到：

在低电平区（<1 V），SNR 明显提升（+15 dB 以上）；

在高电平区，两者趋于一致（因为此时增益回落到 1×）；这与 ADI 数据手册中的实测结果完全一致（±40 V 档：95.8 dB → 111.4 dB）。

展示了 AD4858 在不同 SoftSpan 档（±40 V、±10 V、±2.5 V）下的输入噪声变化；当输入幅度很小时（<1 V），SHDR 自动提高内部增益，使噪声显著下降；当幅度接近满量程，增益回落到 1×，噪声恢复到固定增益模式的水平；这解释了 ADI 手册中近零点噪声从 461 µV 降到 73 µV 的实测结果。

蓝色、绿色、橙色分别对应 ±2.5 V、±10 V、±40 V 档；黑色虚线为 SHDR 关闭。

小信号区域：SNR 显著提升（+15 dB 以上）；

满量程区域：三种档位 SNR 趋于一致（增益=1）→ 说明 SHDR 不仅提升小信号分辨能力，还保持了大信号线性度。

横轴为 过采样比 OSR（1 → 1024），纵轴为 动态范围 DR；OSR = 2 (+3 dB)， 32 (+15 dB)， 1024 (+27 dB)→ 若 SHDR 开启时 DR≈111 dB，配合 OSR = 1024 平均，可达约 138 dB（相当于 23–24 bit 有效位）。

第一行：输入信号 Vin(t)

一个 ±10 V 的正弦信号代表外部模拟输入→ 当信号较小时，系统需要提升增益以压低输入等效噪声。

第二行：自动增益 G(t)

蓝绿曲线表明 SHDR 在实时调整：小信号区 G(t) 升高（放大弱信号）；信号接近 ±10 V 峰值时 G(t) 迅速降至 1 倍，防止饱和；这说明 AD4858 能在 1 µs 采样间隔内完成无缝增益切换。

第三行：内部等效输入 Vadc(t)

这是送入 SAR ADC 核心的电压；因为 G(t) 补偿了输入振幅， Vadc 波形保持接近恒定满量程，确保量化噪声最小且分辨率最高。

第四行：输出数字码（20-bit）

最终转换结果在小信号阶段仍能覆盖大部分码宽（即高分辨率利用），峰值处则平滑回落，不出现失真或跳变。

“在每个采样瞬间自动调整前端模拟增益，使内部 ADC 始终工作在最优动态范围。”

橙色曲线：SHDR 关闭时的噪声底

典型特征为 白噪声 + 低频上升（1/f 区）；在 1 kHz 以下噪声急剧上升，约 −100 dB/Hz；这反映了输入级未自适应增益时，小信号被量化噪声淹没。

蓝色曲线：SHDR 开启后的噪声底

在 10 kHz 以下的低频段，噪声底下降约 15 dB；高频段（>100 kHz）两者基本一致，说明高频量化噪声由 ADC 内核决定；整体曲线更平直，代表输入等效噪声密度被均匀压低。

红点：信号分量 (10 kHz)

信号峰值为 −30 dB，远高于噪声底；可清楚看到 信噪比（SNR）在 SHDR 开启后显著改善，尤其在低频测量场景下（如低速传感器、DC 精密测量）。

SHDR 对脉冲/稀疏小信号特别有利——小幅样本增益被抬高，单个样本的噪声就更低；而当出现峰值时又能回落增益避免饱和。另外INL 等 DC 指标是在 SHDR 开启条件下给出的，意味着自适应增益不会破坏整体转移函数的线性标定；SHDR 为逐通道、逐样本行为；器件仍保持通道间同步采样（1 MSPS/通道，统一 CNV）；数据手册里面看前端缓冲 11 MHz、50 ppm 级阶跃**<300 ns 建立**，为 SHDR 的快速增益切换提供了底层硬件能力（不额外牺牲采样吞吐）。

若需要同时带出状态信息（如过/欠量程），可结合 Channel Over/Underrange Status Register 读取；输出包长可用 24/32bit 做齐位。SHDR 提升的是单样本的等效动态范围；OSR 则以平均降低随机噪声——两者可叠加，按表中 +3/+15/+27 dB 的规则预估 DR 增益。

是前面频谱图的动态扩展版，展示了随时间变化的信号能量在频率域中的分布。

上图：SHDR 关闭

整个图面呈现出 明显的低频高亮噪声带，即 1/f 噪声区域；噪声在 <10 kHz 范围内随时间漂移，能量分布不均；这会导致低频信号（例如 DC 或慢变化传感器信号）被噪声掩盖。

下图：SHDR 开启

低频噪声底明显压低，图面整体暗淡且平滑；只有 10 kHz 主信号（红色亮带）稳定存在；表示自动增益在每个样本周期内抑制了弱信号噪声的放大，频谱能量更集中、底噪更均匀。

是整个系列中最直观的一幅立体展示图。

橙色（inferno 面）→ SHDR 关闭

噪声表面高而起伏剧烈，形成“噪声山脊”；在低频区（左下角）尤其突出，代表强烈的 1/f 噪声；能量地形不平整，随时间抖动，说明系统在小信号阶段噪声不稳。

绿色（viridis 面）→ SHDR 开启

噪声平面显著下降、变得平滑；整个能量地形更“贴近地面”，即噪声底整体降低；无明显时间波动，说明自动增益补偿使得 ADC 的输入噪声在各时刻保持稳定、接近白噪声。

三维视角

在视觉上可见：

启用 SHDR 后，整个“噪声地形”被压平约 10–15 dB，示低频与中频噪声能量都显著下降。

这张 3D 图完整地体现了 AD4858 的 SHDR 机制带来的时–频–能量三维优化：

时间维度：动态自适应稳定噪声；

频率维度：低频 1/f 噪声显著削弱；

能量维度：总体噪声底下降 ≈ 15 dB；系统动态范围提升、可检测最小信号降低约 6×。

是前面 3D 地形图的定量化结果。

颜色代表噪声抑制强度（单位 dB）：

红色区域 → SHDR 抑制最强，噪声降低约 15–20 dB；

蓝色区域 → 抑制较弱或无变化；

横轴为时间（ms），纵轴为频率（kHz）。

总览

ADI 的 AD4858是一颗极高性能的多通道同步采样 ADC（Data Acquisition System，DAS）。

8通道同时采样、20位分辨率、每通道1 MSPS 的完整数据采集系统（DAS）。

它集成了：高带宽缓冲输入；可编程量程（SoftSpan）；自动增益优化（SHDR，Seamless High Dynamic Range）；内部高精度参考源；SPI/LVDS 数字接口。

每通道独立的信号链：

差分输入 → 缓冲放大 → 可变增益级 (SoftSpan) → Σ-Δ / SAR ADC 内核 → 数字校准与平均

特点：

每个通道都是完全独立采样（Simultaneous Sampling），无通道复用；支持每样本自动增益调整（SHDR）；输入级具有宽共模范围（VEE+3.2 V 至 VCC−3.2 V）；缓冲器带宽高达 11 MHz；全满幅阶跃建立时间 < 300 ns；CMRR 高达 120 dB。

性能指标

接口与数据输出

支持两种数字输出模式：

SPI 配置接口也支持 3-或 4-线制。

内部参考与电源架构

内部参考输出：**4.096 V ±0.03%**；

温漂：±2 ppm/°C；

同时提供一个2.5 V 比例输出（REF2500）；

可选择外部参考（自动禁用内部 bandgap）；

集成去耦电容（每个电源引脚内置 0.1 µF/1 µF）；

供电范围：

VCC = +7.25 V 至 +48 V

VEE = 0 V 至 −40.75 V

VDD = 5 V

数字 I/O：0.9 V–5.25 V 灵活兼容。

封装与功耗

封装：7 mm × 7 mm，64-球 BGA；

包含所有关键去耦元件；

功耗：45 mW/ch @ 1 MSPS；随采样率线性下降；支持 Nap/Power-down 模式（几 µA 级别）。

后记

你永远不知道 ADI 有多强：