功率MOSFET管不管是平面结构、TRENCH结构还是SGT结构，内部P阱区与N+源极都会短接，然后一起连接到外部源极管脚，如图1所示。
功率MOSFET管内部结构都包含N外延层（漂移区）、P阱基区和N+源极区，这三个区形成NPN型寄生双极型晶体管结构，如图2所示。
当功率MOSFET管关断时，外部电源电压VDD加在漏与源极S之间，同样，VDD也加在寄生三极管的集电极C与发射极S之间，如图3所示。内部P阱区与N+源极要短接在一起，相当于寄生三极管的基极B与发射极S短接在一起，这时候，外部电源电压VDD由寄生三极管的耐压VCBO承担。
相反，内部P阱区与N+源极没有短接在一起，寄生三极管的基极B开路，外部电源电压VDD由寄生三极管的耐压VCEO承担，如图4所示。
模拟电子技术的基础知识讨论过三极管的耐压VCBO与VCEO关系，为了保证电子快速通过P型基区，三极管的P型基区非常薄，三极管的电流增益都非常大，因此，NPN型三极管的集电结击穿电压（基极与发射极短路）VCBO要远大于基极开路击穿电压VCEO，VCBO>VCEO，如图5所示。
对于功率MOSFET管而言，内部P阱区与N+源极短接，测量BVDSS时，BVDSS=VCBO；内部P阱区与N+源极断开时，BVDSS=VCEO。因此，内部P阱区与N+源极短接，可以提高功率MOSFET管的耐压BVDSS，防止击穿电压降低。
功率MOSFET管内部为了降低导通电阻，通常使用尽可能短的沟道长度，因此，P阱基区的宽度（厚度）非常窄短，P阱基区还是存在一定的横向电阻Rp，也就是基极串联电阻RB，Rp=RB。即使是在芯片表面P区与N+源极短接，内部P阱基区还是通过电阻Rp连接到芯片表面N+源极，因此，实际的功率MOSFET管的耐压BVDSS，介于理想的VCEO与VCBO的之间：VCEO<BVDSS<VCBO，如图5、图6所示。
功率MOSFET管是单极型器件，例如，N沟道的功率MOSFET管内部只有电子导电。在一些工作状态下，如在关断过程中功率MOSFET管VDS电压过高，或在反向恢复过程中VDS电压过高，内部电场较大，加剧碰撞电离，产生一定空穴浓度，空穴通过内部P阱基区电阻RP流向外部源极S管脚，如图7所示。
如果RP两端产生电压大于P阱基区与N+源极区PN结二极管的结电压：
那么，本来处于关断的功率MOSFET管内部寄生三极管就会导通，导致功率MOSFET管发生损坏，相关内容可以查看公众号以前文章。
|