从 LHA7688 看非同步 ADC 的通道切换延时

LHE7688-三种转换模式

LHE7668-偏压功能

输出数据速率 ODR-以LHE7668为例

国产新星LHA7668B对战十年老将AD7124

再看看滤波器?

看一个级联的滤波器系统

在文档里面是:

这个「Sinc³ + Sinc¹ 滤波器」代表一种级联结构(cascade filter),是 Σ-Δ(Σ-Δ)ADC 或类似过采样型 ADC 内部常见的数字滤波链形式。

Sinc³ + Sinc¹ 滤波器”= 先用一个 三阶 sinc³ 滤波器,再接一个 一阶 sinc¹ 滤波器; 这两个滤波器是级联(cascade)关系,不是简单相加。

结构

ΣΔ 调制器输出 → [sinc³ 滤波器] → [sinc¹ 滤波器] → 输出

或者更数学化一点:

即 整体是 sinc⁴ 型响应,但分成两段实现——前级 sinc³(主抽取),后级 sinc¹(细整形)。

常规模式:调制器 → Sinc³(或 Sinc⁴) →(可选)后置滤波(POST FILTER)→ 平均块(AVERAGING)

快速建立模式:调制器 → Sinc³ → Sinc¹(一阶 sinc) →(灰色块禁用);也就是说,把原本“深阶”的后置滤波去掉,用一个很浅的 Sinc¹接在 Sinc³ 后面,目的是缩短阶跃后的建立时间(过渡更快、看步阶响应更快稳定)。

滤波阶数越高,带外抑制更强群延时更长;把深滤波减浅,就能把settling 时间压得更短。

输出数据速率(SPS)的公式

文中给了单通道连续转换的输出速率 

:芯片内部“sinc 时钟”(与功耗模式相关;全功耗约 614.4 kHz,中功耗约 153.6 kHz,低功耗约 76.8 kHz)。

滤波器抽取字(Filter Select),11 位计数,有效范围 2~2047。越大 → 抽取越大 → 输出越慢、带宽越窄、噪声越低。

Avg:平均块次数(Averaging)。快速建立模式下,在全功耗 & 中功耗下以 16 为基数,低功耗下以 8 为基数。 也就是:

当 FS[10:0] = 0(特殊“快捷档”)

这是文档给的“特例”计算式(便于做 50/60 Hz 近似速率)。

一般取值(FS≠0):用前面的通用式:

“3”来自 Sinc³ 的阶数;“Avg”来自平均块;常数 32 是该架构下的固定缩放系数。

建立时间(settling time)的公式

同一页给出了在快速建立模式下的单通道连续转换的建立时间

 是固定附加量,用于覆盖滤波器尾迹与片内调度开销。文中给了典型值 94(单位与上式分子一致)。

当 FS[10:0]=0 时,进入那条“快捷档”公式:

这个 tSETTLE 基本 ≈ 1 / 输出速率(略大一点点,差别就是 Dead Time / fCLK),因此在快速建立模式下,你可以近似把建立时间 ≈ 一个输出周期来理解——这正是该模式的意义。

Sinc¹ 的 3 dB 频宽(便于估算带宽)

他们给了一个简便换算:快速建立模式下,Sinc¹ 的 3 dB 截止:

其中  是该模式下的陷波频率(见下一条),因此你可以用它粗估通带宽度(取 0.2~0.25 倍)。

50/60 Hz 抑制如何保证?

快速建立模式主打“在接近 1/50 Hz 或 1/60 Hz 的输出速率时仍然能提供 50/60 Hz 抑制,同时把建立时间拉近到一个输出周期”。

陷波 落在:

文中写法简略,核心意思:这套 Sinc³ + Sinc¹ 组合的第一陷波点相对传统 sinc 链会有固定比例

设计做法:先定你要抑制的频点(50/60 Hz),再反推 FS 与 Avg,使得该频点落在该滤波器的陷波附近,同时检查上面的  是否满足通带。

怎么选 FS 与 Avg?

设计步骤(单通道)

  1. 设定目标 SPS(例如为了 50 Hz 抑制,选  SPS;为 60 Hz 选 12.5 SPS)。
  2. 选功耗档 → 得到 
  3. 固定 Avg(全/中功耗用 16;低功耗用 8)。
  4. 代入速率公式反求 FS(取整到 2–2047,有效范围内)。
  5. 用建立时间公式检查  是否满足需求(通常 )。
  6. 估算通带:(确保信号带宽 < 3 dB 点)。

从 LHA7668 看 SINC1+SIN3 快速建立滤波器

多通道轮询时,每切换一次通道,第一次输出要加一份 (有“额外延迟”),之后按通道间轮转的 SPS 输出;通道越多,单通道等效速率越低

真实算例(全功耗、10 SPS)

目标:,全功耗 ,取 Avg=16

公式:

建立时间:

这里 18×32×107=61 , 536;,与  很接近——快速建立名副其实。

若要 12.5 SPS(抑 60 Hz),同法求 FS,通常也能得到一个很靠近的整数。

快速建立模式 = “Sinc³ + Sinc¹”:用较浅的后级滤波换取 tSETTLE≈一个输出周期 的快步阶响应;速率与建立时间由 FS[10:0]、Avg(16/8)与 fCLK(功耗档)共同决定;只要把  调到 10 SPS 或 12.5 SPS一类点位,就能在更短建立时间下维持良好的 **50/60 Hz 抑制。

橙色实线(sinc³):主抽取滤波器,能有效抑制调制噪声,主瓣较宽,零点间隔为 fs/R

蓝色虚线(sinc³ + sinc¹ 级联):在 sinc³ 后再接 sinc¹ 滤波器,主瓣变得稍陡,旁瓣进一步衰减。

这种「sinc³ + sinc¹」结构,就是在 Σ-Δ ADC 的快速建立(Fast Settling)模式中常用的组合滤波器:sinc³ 负责主要的降采样与抗混叠;sinc¹ 起到平滑和相位补偿作用,能缩短稳定时间,让系统在通道切换后更快收敛。

橙色实线:sinc³ 滤波器 → 响应持续时间较短,主峰高,响应结束较快。

蓝色虚线:sinc³ + sinc¹(级联)→ 响应略宽、曲线更平滑,但最终衰减更干净、无振铃。

在 Σ-Δ ADC 内部:冲激响应长度决定了系统从“突变输入”到“稳定输出”的时间,也就是建立时间(Settling Time)sinc³ + sinc¹ 的组合能在保持陡峭滤波的同时,让输出更快达到稳定(过渡更平滑、收敛更稳),因此称为 “快速建立滤波器 (Fast Settling Filter)”

带宽–建立时间

底部横轴是归一化频率 f/fs;顶部横轴是时域样本点 n(用次坐标轴标出来)。

左轴两条曲线:sinc³ 与 sinc³+sinc¹(级联≈sinc⁴) 的幅频响应(dB)。可以看到级联后截止更陡、旁瓣更低

右轴两条曲线:对应的冲激响应(归一化幅度)。你会发现级联(≈更高阶)时域响应更宽——也就是说建立时间更长

想要频域更陡、更干净(抗混叠更强) → 提高阶数(如 sinc³→sinc³+sinc¹),但要付出时域变宽、建立更慢的代价;想要快速建立/通道切换快 → 选低阶或“快速建立”优化结构(很多 Σ-Δ 会用“sinc³ + 短FIR/补偿”在两者间折中)。

看看输出情况

这段有人可以看懂吗?

解释 快速建立模式(Sinc³ + Sinc¹)在多通道采样与输入阶跃情况下的时序逻辑,重点是:什么时候输出有效、什么时候输出无效、以及多通道切换时如何保持同步。

图 71(多通道采样时序)

这张时序图展示了多通道模式下每个通道的“采样 → 输出 → 间隔”的节奏:

CHANNEL A:  ──CH A──CH A──CH A──CH A──
CHANNEL B:                         ──CH B──CH B──CH B──

横轴表示时间,每个 CH ACH B 都是一次转换周期,长度约 ;在不同通道之间切换时,有一个极短的时间间隔(标记为 DT / fCLK)用于滤波器刷新和通道建立。

合理

单通道时:输出间隔几乎恒定,速率为 

多通道时:ADC 内部有通道扫描序列器,会自动轮询每个通道,每个通道都需要一次建立时间;第一个通道的第一笔数据要经过完整建立;后续通道数据在稳定转换后,按相同速率输出;各通道之间仍保持同步时间槽结构。

图 72(模拟输入阶跃时的响应)

这张图说明了“快速建立”真正的意义:当模拟输入发生阶跃(比如传感器输出突变)时,滤波器输出如何表现。

上图:ANALOG INPUT 是一个阶跃变化;

下图:ADC OUTPUT 经过 Sinc³ + Sinc¹ 滤波器后,输出开始“爬升”;一旦滤波器完成了一个完整的滤波长度,输出变为 VALID(有效);时间间隔约为 

意思是:

快速建立模式的滤波器设计,使得输出只需要一个输出周期(≈1/fADC)即可稳定到新值。

输入变化同步与“未完全建立”

文中这句非常关键:

当器件在单通道上进行转换且模拟输入发生阶跃变化时,ADC 不会检测出变化,并继续输出转换结果。 当阶跃变化与转换同步时,ADC 会输出完全建立的结果;然而,如果阶跃变化与转换不同步,则会立即产生“未完全建立”的转换结果。

换句话说:若输入信号在滤波器“结算窗口”正好变动 → 那一帧数据包含过渡态;下一帧之后数据才完全稳定;所以在快速建立模式下,建立时间 ≈ 一个输出周期;如果输入变化频繁(在每个输出周期内都有变化),则输出会“拖尾”,即滤波响应无法完全收敛。(就是太快了,不稳定就输出了)

序列器(多通道自动切换)

文中最后部分说明多通道的序列化过程:

当启用多通道时,器件会使用内部序列器,依次轮询每个使能通道。 每个通道切换后,第一个转换需要完整的建立时间;对于后续转换,时间间隔恒定为建立时间,但死区时间(Dead Time)减至一半。

解释如下:

第一通道的第一笔:滤波器必须从空状态建立 → 全建时间。

后续通道:切换后滤波器只需刷新输入路径 → 部分建立(约一半 Dead Time);因此多通道时总吞吐略高于“通道数 × 单通道时间”简单乘积,因为通道切换死区被优化掉了

“快速建立模式(Sinc³ + Sinc¹)”的核心在于:让滤波器仅需一个输出周期就能完成建立(快速响应),并在多通道扫描时通过内部序列器自动轮询,每个通道在极短死区内完成采样切换;当输入变化不同步时会出现“半建立样本”,但不会影响下一个周期的完整输出。

后记

我只能说原文写的非常的晦涩难懂,希望我的理解可以帮到大家。