微精选

22是偏宏观的，23是在实际的设计中遇到的问题，很工程化。因为昨天先积这个手册里面写了这些，把工程化包装了一下写进去了，之后有空揭秘了。

我们可以不设计ADC，但是我们要知道原理，不然那么多寄存器，你说你要设置什么；所以这些东西是有益的。

导论（Introduction）

Sigma-Delta（Σ-Δ）ADC 是当前在语音带（voiceband）、音频和高分辨率精密测量场景中首选的模数转换结构。它具有高度数字化的架构，特别适合现代 CMOS 工艺，可以方便地集成数字功能，成本也不高。

历史背景（Historical Perspective）

最早的概念来自 1940s 年代的增量调制（Delta Modulation） 和差分 PCM，它们的目标是通过“传输变化量”而不是“绝对值”来提高效率。

Δ调制和差分PCM的重要驱动力是通过传输连续样本之间的数值变化(Δ)而非真实样本自身，以实现更高的传输效率。 

在Δ调制中，模拟信号通过1位ADC(比较器)进行量化，如图所示（下面）比较器输出由1位 DAC转回为模拟信号，并在通过积分器后从输入中减去。

模拟信号波形的传送方式如下： “1”表示自上次采样后出现正偏移，而”0″则表示自上次采样之后出现负偏移；如果模拟信号在一定时间内保持固定的直流电平，则会获得”0″和”1″交替形式。

应注意， 差分PCM(见图 第一个的第二个)采用几乎完全相同的概念，不同之处仅在于其采用多位ADC而非单个比 较器来获得所传送的信息。

 由于并没有限制同符号脉冲的出现次数，因此Δ调制系统能够跟踪任何幅度的信号。理论上不存在峰值削波。

不过，Δ调制在理论上存在一定局限性，即模拟信号不可快速变化。

斜率削波问题如图所示；每个采样时刻都指示正偏移，但模拟信号上升过快，因此量化器无法保持同步。

1954 年，贝尔实验室的 C.C. Cutler 提出超采样（Oversampling）和噪声整形（Noise Shaping）的专利，成为现代 Σ-Δ 架构的奠基之作。

到 1969 年，首次提出使用 Σ-Δ 结构实现真正的 Nyquist ADC（即支持标准带宽采样和输出）。

“Σ-Δ”与“Δ-Σ”曾并存，但目前公认 “Σ-Δ” 更贴切：积分器(Σ)在前，量化差分(Δ)在后。除了本身的优点以外，Σ-Δ ADC 的流行得益于其在 CMOS 工艺中的易集成性。

Sigma-Delta ADC 的基础原理（Basics）

1. 架构简洁，概念清晰：

核心模拟部分很简单：比较器 + 电压参考 + 积分器 + 模拟求和器

数字部分是一个 DSP（数字滤波器 + 降采样）

2. 过采样（Oversampling）

如果采样频率为 ，其中 ，则称为过采样；用来降低量化噪声密度（分布到更宽频带）；降低模拟抗混叠滤波器需求（后期数字滤波可完成）。

3. 量化噪声整形（Noise Shaping）

模块组成：

****：输入模拟信号（频域表示）

****：模拟积分器，表示一个理想低通滤波器（幅频响应 ∝ ）

****：量化噪声，认为是一个加性随机源（白噪声）

****：调制器的输出信号

（1）系统传递表达式：

从图中模型可得：

表示积分器对输入与反馈之差积分，并加上量化噪声。

（2）移项解出 ：

将等式整理得：

低频时 ，信号保留，噪声抑制；（信号主导）

高频时 ，噪声增强，信号衰减；（噪声主导）

模拟滤波器对信号呈低通，对噪声呈高通；调制器将噪声“整形”出带外，便于后续滤除

本质是：信号走低通，噪声走高通路径。

“过采样与有效位数” 部分，用频域分析解释：

量化噪声的频谱特性

在经典 ADC 中（采样率 = 奈奎斯特率），量化噪声在频率范围  中均匀分布，均方根（RMS）噪声为：

噪声其中

当输入为满量程正弦波时，理论 SNR 为：

这就是典型的 SNR 与位数 N 的关系，详见 MT-001 教程的推导。

ENOB 的定义公式

如果实际 ADC 噪声高于理论值（由于电路非理想、噪声等），其分辨率会低于 N 位。

此时需用“有效位数”（ENOB）衡量其真实精度：

过采样的作用（K 倍采样率）

如果将采样率提升为 ，量化噪声仍然是 ，但它会被拉伸至更宽频率范围 。

那么怎么用掉这些“扩展出去”的噪声呢？

答案：在数字输出端加一个低通滤波器（LPF），把频谱中位于信号带宽之外的量化噪声滤掉；信号未受损；ENOB 提升；用“低分辨率 ADC + 过采样 + 数字滤波” → 达到“高分辨率效果”。

过采样 (Oversampling)  用更高采样率稀释噪声密度、配合数字滤波提升 SNR

抽取（Decimation）：降低数据速率但不丢失信息

这段我就解剖原文了，引用以及解读：

“由于数字输出滤波器会减少带宽，因此输出数据速率将小于原始采样速率(Kfs)但仍旧满足奈奎斯特准则。”

原始过采样率为 Kfs（远大于奈奎斯特频率），但经过 数字低通滤波器后，频率带宽变窄。

于是，可以只保留每 M 个样本中的一个，舍弃其余（抽取），这不会丢失任何信号带宽内的信息；这就是M 倍抽取（M: Decimation factor）的核心思想。

“如果只是采用过采样来提高分辨率，则要让分辨率增加 N 位，就必须进行 22N 倍过采样。”

传统过采样无法“聚焦”噪声，只能靠扩大带宽平均摊薄它。

比如，想提升 4 位分辨率 → 需要  倍过采样，成本高昂。

“Σ-Δ 转换器无需此类高过采样率，因为其…还会对量化噪声进行整形。”

Σ-Δ 利用反馈结构将噪声推向高频段（带外），通带内噪声大幅减少；因此即使在较低 OSR 下，也能获得更高 ENOB。

一阶 Σ-Δ 调制器的构成原理

输入为 DC 电压  时：

1. 积分器输出将线性上升或下降，取决于  的差值符号；
2. 比较器每个时钟周期判断积分器输出是正（→ 输出1）还是负（→ 输出0）；
3. 1-bit DAC 输出为 +VREF 或 -VREF，通过反馈形成负反馈，控制积分器的走势；
4. 系统不断调整 “1” 与 “0” 的比例，使 DAC 的平均输出电压 ≈ 输入电压 。

输出的“1-bit 数据流”中，”1″ 的密度正比于  的大小！

输出比特流的解码：平均 vs 数字滤波

单独某一个 bit 是无意义的，只有对比特流进行平均/滤波处理后，才得到有意义的数字输出。

这就是为什么后端必须有数字低通滤波器 + 抽取器：用于抹平抖动、提取趋势、还原真实模拟量。

不是单个 bit，而是长时间平均后形成的高分辨率；反馈机制  调整“1”与“0”比例来匹配输入电压；噪声整形  量化噪声被推到高频，输出中主要保留低频信号成分；可视角度  类似于VCO + 计数器 + 平均器；稳定性  一阶结构通常稳定，二阶以上需注意不稳定性问题

Σ-Δ 的核心不是”高精度瞬时量”，而是”通过低分辨率快速采样 + 时域平均 + 反馈控制”，逐步逼近输入信号的真值。

图中展示了两种不同输入电压  条件下，积分器输出（Integrator Output）与 比较器输出（Comparator Output）（即 bitstream）的时域波形。

上图：

积分器输出呈对称三角波（上升与下降幅度相同）；比较器输出 bitstream：”1010…”，1 和 0 交替；→ 表示平均值为 0，对应 2/4 = 0.5 或 4/8 = 0.5。

下图：

积分器整体“向上漂移”趋势明显；bitstream 中 “1” 比例增多（如 “1101…”）；→ 表示平均值上升到 3/4 或 6/8。

“1” 的密度表示输入电压；比特流中“1”的比例越多，表示输入越正；比特流中“0”的比例越多，表示输入越负。

Σ-Δ 作为“电压频率计数器”的等效模型

文中提到：

Σ-Δ 也可看作“一位 ADC + 同步计数器”形式的 V-F（电压-频率）转换器。

假设对输出 bitstream 中的 “1” 进行计数，长时间内统计数量 → 即可还原输入值；积分器调节输出密度，使反馈后平均输出 ≈ 输入；这种方法适用于非常缓慢变化的输入（如温度、电流监测）；如果目标分辨率为 N 位，需要采样  个周期，采样时间较长，速率有限。

延迟时间（Latency）问题

由于 Σ-Δ ADC 的后端需要：一个复杂的数字滤波器（如 CIC/FIR 滤波器，抽头数可能上百）；滤波器有固定结构，不能实时响应输入跳变；所以：存在“流水线延迟”，也叫 latency。

如果系统需要“切换通道”（如多路采样、多传感器扫描），则：在通道切换之后，必须等待足够时间（延迟时间）；否则，新通道的数据可能仍受旧通道残留影响（即数据未稳定）

总结一下：波形特征  ，输入电压控制输出 bitstream 中“1”密度；平均提取，  通过对 bitstream 平均或计数实现数字值估计；Σ-Δ = V-to-F 计数器  ，只适用于慢速信号，需要足够周期平均；延迟问题，  数字滤波器引入显著延迟，需建立时间。

图7 展示了：一阶（1st Order）与 二阶（2nd Order） Σ-Δ 调制器对量化噪声的整形效果差异。

横轴为频率（0 到 ），即过采样频率一半；纵轴为噪声功率密度（随频率变化）。

阶数越高，噪声越集中到更高频率 → 通带内噪声越低 → 分辨率越高。

这是一种二阶调制器结构，比起前面图4中的一阶结构增加了一个积分器与求和器。

注意两个积分器中间还有一个中间求和器，表示结构形式为 Cascaded Integrator–Comb（CIC）类型或者多级 MASH结构的前身。

关于稳定性（Higher-Order Loop Stability）

文中提到：

三阶以上 Σ-Δ 调制器曾被认为可能不稳定；原因在于高阶反馈系统可能出现非线性振荡或极点漂移；但近年来研究发现：只要比较器增益是有限的（现实情况），实际不容易进入不稳定区；若 DSP 中设置检测机制，也可主动防止不稳定出现。

使用高阶调制器时，建议后端 DSP 加入不稳定检测机制，例如滤波器输出波动检测、溢出监控等。

在最后来完整的回顾一下，一阶 Σ-Δ ADC 的结构如下图所示：

Analog Input → [Σ → ∫] → [比较器 → 数字1位流]  
            ↘---------------------------↗  
                    1-bit DAC反馈回输入

积分器会不断积累输入差值

比较器产生 1/0 数字串（按时间密度对应模拟电压）

低通数字滤波器（LPF）提取平均值 → 得到最终数字输出

2. 工作机制解释：

输入为 0 时：输出比特流中“1”和“0”数量大致相等

输入为正电压时：“1”占比高；输入为负电压时：“0”占比高，单个比特无意义，需平均多个样本。

延迟（Latency）：Σ-Δ ADC 的数字滤波器存在管线延迟，需注意切换通道或实时控制时的响应时间。

抗混叠（Anti-Aliasing）：Σ-Δ 的高过采样特性使得模拟前端抗混叠滤波器要求更低，可用简单 RC 实现。

分辨率提升：通过增大过采样比或提升调制器阶数实现。

https://www./media/cn/training-seminars/tutorials/mt-022_cn.pdf

https://www./media/en/technical-documentation/data-sheets/ad7177-2.pdf